



Układ i sposób pomiaru czasu reinicjacji licznika przetwornika częstotliwość-kod

Przedmiotem wynalazku jest układ i sposób pomiaru czasu reinicjacji licznika przetwornika częstotliwość-kod.

5

Przetwarzanie wielkości fizycznych w przebieg pośredni jest ciągle rozwijaną dziedziną metrologii. Wykorzystuje się ją między innymi do transmisji danych w celu ich przetwarzania w systemach nadrzędnych, którymi mogą być np. komputery klasy PC czy inne systemy mikroprocesorowe o wystarczającej w danym zastosowaniu wydajności obliczeniowej. Bardzo często 10 przebiegiem pośrednim jest napięcie, które łatwo można przekształcić w postać cyfrową z wykorzystaniem przetwornika analogowo-cyfrowego, co opisano np. w publikacji Kirianaki, N.V.; Yurish, S.Y.; Shpak, N.O.; Deynega, V.P. Data Acquisition and Signal Processing for Smart Sensors; John Wiley & Sons, Ltd.: Chichester, UK, 2001. Inną możliwością jest użycie, jako nośnika pośredniego informacji, częstotliwości przebiegu wyjściowego przetwornika. Sama częstotliwość również może być 15 informacją o badanym zjawisku. Częstotliwość przebiegu można bezpośrednio przetwarzać w wartości liczbowe, co również opisano w przytoczonej wcześniej publikacji, jednak w przypadku przetwarzania wartości zmiennych w czasie jest to zagadnienie, które ciągle jest przedmiotem nowych publikacji, przykładem może być publikacja Helal, E.; Alvarez-Fontecilla, E.; Eissa, A.I.; Galton, I. A time amplifier assisted frequency-to-digital converter based Digital fractional-N PLL. IEEE J. Solid-State Circuits 2021. 20 Ciągłe prowadzone są badania nad nowymi rozwiązaniami, przykładem może być publikacja Swisulski, D.; Pawlowski, E.; Dorozhovets, M. Digital Processing of Frequency-Pulse Signal in Measurement System. In Analysis and Simulation of Electrical and Computer Systems; Springer: Cham, Switzerland, 2018. Intensywności badań sprzyjają: duża dostępność przetworników wielkości fizycznych w częstotliwość (X/f), odporność toru transmisji informacji częstotliwością przebiegu na zakłócenia 25 elektromagnetyczne i tłumienie amplitudy, duża dokładność pomiaru stałej częstotliwości oraz szeroko dostępne układy programowalne zawierające liczniki umożliwiające realizację pomiaru częstotliwości z dużą dokładnością, co opisano między innymi w publikacji Warda, P. Measurement Data Transmission in the Presence of Electromagnetic Field. In Proceedings of the International Conference on Electromagnetic Devices and Processes in Environment Protection with Seminar Applications of Superconductors (ELMECO & AoS), Naleczow, Poland, 3–6 December 2017. 30

Rosnąca oferta przetworników X/f oraz ciągle tworzenie nowych konstrukcji, umożliwiających pomiar parametrów zmiennych w czasie, pociągnęła za sobą konieczność rozwoju metod przetwarzania zmiennej częstotliwości.

Ze względu na zmienność przetwarzanej częstotliwości, jest zasadnym przeprowadzanie 35 pomiaru zmiennej częstotliwości pośrednio, poprzez cyfrowy pomiar okresu, a ściślej kolejnych okresów przetwarzanego przebiegu. Znajomość długości kolejnych okresów umożliwi najpełniejsze odwzorowanie zmian wielkości przetwarzanej przez przetwornik X/f .

Jednym z problemów, które ograniczają możliwości pomiarowe systemu przetwarzającego przebieg o zmiennej częstotliwości, jest ograniczenie zakresu pomiarowego układu dokonującego 40 przetwarzania kolejnych wartości okresów w wartości liczbowe, często nazywanego przetwornikiem

częstotliwość kod (f/N). Problem ograniczenia zakresu został opisany między innymi w publikacji Warda P.; Frequency-to-code converter with direct data transmission Informatyka, Automatyka, Pomiar w Gospodarce i Ochronie Środowiska. 2022, vol. 12. Rozszerzenie zakresu pomiarowego układu przetwarzającego częstotliwość umożliwia dzielnik częstotliwości, który może być zrealizowany w prosty sposób nawet z użyciem licznika cyfrowego, co opisano w przykładowej publikacji Ching-Yuan Yang, Guang-KaaiDehng, June-MingHsu and Shen-luanLiu, "New dynamicflip-flops for high-speed dual-modulusprescaler," in IEEE Journal of Solid-StateCircuits, vol. 33, no. 10, pp. 1568-1571, Oct. 1998, doi: 10.1109/4.720406. Niestety w przypadku zmiennej częstotliwości użycie dzielnika ze stałym stopniem podziału może być nieuzasadnione. Problemem może być krzywa błędu przetwarzania informacji niesionej zmienną częstotliwością, opisana między innymi w publikacji Warda P. :Simulation of an Adaptive Method of Improving the Accuracy and Extending the Range of Frequency Signal Processing in a Frequency-to-Code Converter, Applied Sciences, 2021, vol. 11, nr 21,s. 1-19, (DOI: 10.3390/app112110341). Inną możliwość wpływania na zakres pomiarowy opisano w publikacji: Świsulski D, Warda P. Implementation of an Adaptive Method for Changing the Frequency Division of the Counter Clock Signal in a Frequency-to-Code Converter. Energies. 2023; 16(14):5399. <https://doi.org/10.3390/en16145399>, proponowana zmiana zakresu przetwarzania jest realizowana poprzez zmianę podziału częstotliwości sterującej licznikiem przetwarzającym mierzony okres przebiegu. Niestety w publikacji wykazano również, że podczas zmiany ustawień licznika występuje przerwa w przetwarzaniu danych, co skutkuje utrudnieniem w poprawnym umiejscowieniu kolejnych wyników na osi czasu. Problem rozwiązano stosując aproksymację utraconych wyników, jednak precyzyjniejszym rozwiązaniem jest bezpośredni pomiar czasu przełączania licznika.

Z opisu patentowego [US9722537B2](#) znany jest konwerter czasu na liczbę - TDC, który jest stosowany w całkowicie cyfrowej pętli synchronizacji fazowej - ADPLL jako detektor ułamkowego błędu fazy. Deterministyczna natura błędu fazy podczas synchronizacji częstotliwości/fazy jest wykorzystywana do osiągnięcia zmniejszenia zużycia energii przez TDC. Konwerter TDC w patencie jest używany w konstrukcji cyklicznej pary DTC-TDC (konwersji liczby na czas i czasu na liczbę), która pozwala na zmniejszenie zmian widma w kanałach o wartościach zbliżonych do całkowitych poprzez losową zmianę parametrów pracy struktury DTC-TDC, tak aby rozpoczynała pracę w różnych chwilach czasowych w relacji do przebiegu z zegara odniesienia, uśredniając w ten sposób niedopasowanie elementów.

Z opisu patentowego [US9639063B2](#) znany jest przetwornik czasu na liczbę zawierający moduł próbkowania zdolny do próbkowania przebiegu wejściowego w różnych momentach czasu. Moduł detekcji zmiany przebiegu, utworzony z elementów porównawczych, przetwarza próbkowany przebieg wejściowy w kolejnych momentach czasowych, tak aby wykrywać zmiany w sygnale wejściowym w odniesieniu do osi czasu. Moduł wyjściowy generuje wykryte przejścia w sygnale wejściowym na wielu wyjściach równoległych.

Problemem technicznym do rozwiązania jest pomiar czasu reinicjacji licznika przetwarzającego kolejne okresy przebiegu celem pozyskania informacji o umiejscowieniu danych pomiarowych na osi czasu.

Przedmiotem wynalazku jest układ i sposób umożliwiający pomiar czasu reinicjacji licznika przetwornika częstotliwość-kod. Układ zawiera przetwornik częstotliwość-kod, zawierający w swojej strukturze: system mikroprocesorowy, licznik z rejestrem stanu bieżącego, układ wykrywania zbocza przebiegu i interfejs do wymiany danych z komputerem nadrzędnym. Do przetwornika dodano zestaw 5 elementów pomocniczych: licznik pomocniczy, pomocniczy rejestr stanu bieżącego oraz pomocniczy układ wykrywania zbocza przebiegu.

Istotą układu jest to, że źródło przebiegu o zmiennym okresie dołączone jest jednocześnie do głównego układu wykrywania zbocza i pomocniczego układu wykrywania zbocza. Wyjście głównego 10 układu wykrywania zbocza dołączone jest do wejścia sterującego rejestru stanu bieżącego licznika głównego. Wyjście głównego układu wykrywania zbocza dołączone jest do wybranej linii komunikacyjnej systemu mikroprocesorowego. Wyjście pomocniczego układu wykrywania zbocza dołączone jest do wejścia sterującego rejestru pomocniczego stanu bieżącego licznika pomocniczego. Wyjście pomocniczego układu wykrywania zbocza dołączone jest do wybranej linii komunikacyjnej 15 systemu mikroprocesorowego. Na wejście zegarowe licznika głównego dołączony jest główny sygnał zegarowy. Na wejście zegarowe licznika pomocniczego dołączony jest pomocniczy sygnał zegarowy. Wyjście danych licznika głównego podłączone jest do wejścia danych rejestru głównego. Wyjście danych rejestru głównego dołączone jest do wybranego wejścia danych systemu mikroprocesorowego. Licznik główny podłączony jest z systemem mikroprocesorowym linią konfiguracyjną. Wyjście danych 20 licznika pomocniczego podłączone jest do wejścia danych rejestru pomocniczego. Wyjście danych rejestru pomocniczego dołączone jest do wybranego wejścia danych systemu mikroprocesorowego. Do systemu mikroprocesorowego dołączono linią komunikacyjną interfejs komunikacyjny podłączony linią komunikacyjną z systemem pomiarowym komputera nadrzędnego.

Istotą sposobu jest to, że przebieg o zmiennym okresie przekazuje się do głównego układu 25 wykrywania zbocza, z którego przekazuje się informację o wykryciu zbocza, w zależności od wybranej konfiguracji narastającego lub opadającego, do rejestru głównego licznika głównego wymuszając zapamiętanie aktualnego stanu licznika głównego bez wstrzymywania jego pracy oraz informację o wykryciu zbocza przez główny układ wykrywania zbocza przekazuje się do systemu mikroprocesorowego. W systemie mikroprocesorowym oblicza się różnicę kolejnego i bezpośrednio 30 poprzedzającego go stanu licznika głównego i zachowuje się wynik obliczenia w jego pamięci operacyjnej. Kolejne różnice reprezentują długości kolejnych zmierzonych okresów przebiegu o zmiennym okresie. W przypadku przepiętlenia licznika głównego różnicę oblicza się jako wynik odejmowania mniejszego stanu licznika od poprzedzającego stanu o większej wartości. W efekcie obliczona różnica ma ujemną wartość. W tym przypadku, w celu uzyskania poprawnej wartości, do 35 uzyskanej liczby ujemnej dodaje się wartość reprezentującą stan maksymalny licznika głównego. W przypadku potrzeby zmiany parametrów pracy licznika głównego w trakcie pomiaru, np. konieczności zmniejszenia stopnia podziału częstotliwości zegarowej sterującej pracą licznika, za pomocą systemu mikroprocesorowego przekazuje się złączem konfiguracyjnym do licznika głównego nowe parametry pracy. Zmiana jest wpisywana do rejestrów konfiguracyjnych licznika głównego i następuje reinicjacja 40 licznika w celu wznowienia pracy z nowymi ustawieniami. Po reinicjacji pierwsza obliczana różnica nie

reprezentuje mierzony przebieg o zmiennym okresie, ponieważ w liczniku głównym występowała przerwa w pracy i nie była realizowana w poprawny sposób metoda cyfrowego pomiaru okresu. W celu uzyskania informacji o czasie przerwy w pracy licznika głównego badany przebieg o zmiennym okresie wysyła się równoległe do pomocniczego układu wykrywania zbocza. W czasie wykrycia wymaganego zbocza przebiegu wyjściowego, oprócz zapamiętania wartości bieżącej licznika głównego w rejestrze stanu bieżącego licznika głównego, zachowuje się wartość aktualną rejestru sumującego licznika pomocniczego. Czas wymuszenia zapisu stanu bieżącego licznika pomocniczego rejestruje się przez system mikroprocesorowy. W przypadku zmiany konfiguracji, wraz z odczytem bieżącego stanu licznika głównego, za pomocą systemu mikroprocesorowego odczytuje się stan bieżący licznika pomocniczego. Po odczytaniu przez system mikroprocesorowy stanu licznika głównego informującego o gotowości do dalszego przetwarzania zmiennych okresów przebiegu o zmiennym okresie za pomocą systemu mikroprocesorowego dokonuje się kolejnego odczytu stanu bieżącego licznika pomocniczego. Obliczoną różnicę stanów odczytanych z licznika pomocniczego, mnoży się przez częstotliwość pomocniczego sygnału zegarowego i uzyskuje się informację o długości czasu reinicjacji licznika głównego. Długość czasu reinicjacji jest niezbędna do precyzyjnego umiejscowienia wartości kolejnych zmierzonych okresów na osi czasu, zaś wartości pośrednie okresów dla przedziału czasu, w którym była dokonana zmiana parametrów pracy licznika głównego, wylicza się stosując wybrany sposób aproksymacji. Z systemu mikroprocesorowego, za pośrednictwem interfejsu komunikacyjnego, przekazuje się do komputera nadrzędnego zestaw danych zawierający odczytywane dla kolejnych zbocz przebiegu o zmiennym okresie, wartości bieżące licznika głównego, parametry konfiguracyjne licznika głównego. W razie rekonfiguracji licznika głównego przekazuje się również informację o odczytach stanów bieżących licznika pomocniczego. Informacje o wartościach częstotliwości zegarowych sterujących pracą liczników zapisuje się w oprogramowaniu komputera nadrzędnego lub przesyła się w zestawie danych z systemu mikroprocesorowego. W komputerze nadrzędnym, po odebraniu danych wysyłanych przez system mikroprocesorowy, dokonuje się obliczenia czasów trwania kolejnych okresów przebiegu o zmiennym okresie, częstotliwości przebiegu, czasów przełączania licznika głównego i wyniki obliczeń zachowuje się w pamięci operacyjnej.

Korzystnym skutkiem układu według wynalazku jest to, że pozwala on na pomiar czasu reinicjacji licznika przetwornika częstotliwość-kod, przez co umożliwia precyzyjniejsze umiejscowienie wyników pomiaru kolejnych okresów przebiegu na osi czasu.

Przedmiot wynalazku w przykładzie wykonania jest uwidoczniony na schematycznym rysunku, na którym fig 1 przedstawia schemat układu natomiast fig. 2 – algorytm obrazujący sposób.

W przykładzie wykonania układ do pomiaru czasu reinicjacji licznika przetwornika częstotliwość-kod został w całości zrealizowany z wykorzystaniem struktury mikrokontrolera STM32-F767ZI. Źródło przebiegu Tx o zmiennym okresie dołączone jest jednocześnie do dwóch układów wykrywania zbocza WZG i WZP. Wyjście głównego układu wykrywania zbocza WZG, którym jest układ wykrywania zbocza licznika T3 mikrokontrolera, dołączone jest do wejścia sterującego, zawartego w mikrokontrolerze,

rejstru RG stanu bieżącego licznika głównego LG którym jest licznik T3 mikrokontrolera. Dodatkowo informacja o zaistnieniu wybranego zbocza przebiegu Tx z wyjścia układu WZG przekazywana jest magistralą mikrokontrolera do jego wewnętrznego systemu mikroprocesorowego mP. Wyjście pomocniczego układu wykrywania zbocza WZP, którym jest układ wykrywania zbocza licznika T2 mikrokontrolera, dołączone jest do wejścia sterującego rejstru pomocniczego RP stanu bieżącego licznika pomocniczego LP, był nim licznik T2 mikrokontrolera. Dodatkowo informacja z wyjścia układu WZP przekazywana jest magistralą mikrokontrolera do jego wewnętrznego systemu mikroprocesorowego mP. Na wejście zegarowe licznika głównego LG dołączony jest główny sygnał zegarowy fclk1 pochodzący z głównego zegara systemowego mikrokontrolera. Na wejście zegarowe licznika pomocniczego LP dołączony jest pomocniczy sygnał zegarowy fclk2 pochodzący z głównego zegara systemowego mikrokontrolera. Wyjście danych licznika głównego LG podłączone jest magistralą wewnętrzną mikrokontrolera do wejścia danych rejstru głównego RG. Wyjście danych rejstru głównego RG podłączone jest magistralą wewnętrzną mikrokontrolera do wewnętrznego systemu mikroprocesorowego mP. Dodatkowo licznik główny LG podłączony jest magistralą wewnętrzną mikrokontrolera z systemem mikroprocesorowym linią konfiguracyjną K. Wyjście danych licznika pomocniczego LP podłączone jest magistralą wewnętrzną mikrokontrolera do wejścia danych rejstru pomocniczego RP. Wyjście danych rejstru pomocniczego RP dołączone jest magistralą wewnętrzną mikrokontrolera do wybranego wejścia danych systemu mikroprocesorowego mP. Dodatkowo do systemu mikroprocesorowego mP dołączono linią komunikacyjną interfejs komunikacyjny I, którym był interfejs RS232 połączony z konwerterem RS232/USB, pozwalający na komunikację systemu pomiarowego z komputerem nadrzędnym KN, którym był komputer personalny PC.

Sposób realizacji pomiaru czasu reinicjacji licznika przetwornika częstotliwość-kod polega na tym, że przebieg o zmiennym okresie Tx o przykładowej długości okresu 0,2ms przekazywany jest do głównego układu wykrywania zbocza WZG, skonfigurowanego do wykrywania zbocza narastającego, wymuszając zapamiętanie w rejestrze RG bieżącego stanu licznika głównego LG. Na licznik główny LG podano główny sygnał zegarowy fclk1 o częstotliwości 108 MHz. Ponieważ był to pierwszy pomiar, odczytano z licznika wartość 21600. Odczytana wartość została przesłana poprzez interfejs komunikacyjny I do komputera nadrzędnego KN. Kolejny okres miał długość 0,202 ms. Z licznika odczytano stan 21816. Odczytana wartość została przesłana poprzez interfejs komunikacyjny I do komputera nadrzędnego KN. Próg przełączania stopnia podziału sygnału zegarowego sterującego licznikiem głównym ustalono na 5 kHz. Zostało przyjęte, że stopień podziału częstotliwości dla przekroczenia progu 5 kHz będzie wynosił osiem. Program mikrokontrolera uruchomił procedurę zmiany częstotliwości głównego sygnału zegarowego fclk1 licznika głównego LG. System mikroprocesorowy mP złączem konfiguracyjnym K przekazał do licznika głównego LG nowe parametry pracy. Do komputera nadrzędnego KN została wysłana informacja o uruchomieniu procesu reinicjacji licznika głównego LG. Ponieważ przebieg o zmiennym okresie Tx został podany jednocześnie na pomocniczy układ wykrywania zbocza WZP, wykryte zbocze narastające wymusiło jednoczesne zapamiętanie w rejestrze stanu bieżącego RP licznika pomocniczego stanu licznika T2. Praca licznika T2 jest sterowana pomocniczym sygnałem zegarowym fclk2 o częstotliwości 108 MHz. Ponieważ był to drugi pomiar, odczytano z rejstru licznika wartość 43416. Odczytana wartość została przesłana poprzez

interfejs komunikacyjny I do komputera nadrzędnego KN. Częstotliwość głównego sygnału zegarowego fclk1 sterującego licznikiem głównym LG zmieniła się na 13,5 MHz. Kolejne okresy podane na układy wykrywania zbocza miały długość 0,203 ms i 0,204 ms. W czasie reinicjacji licznika głównego LG stan bieżący licznika pomocniczego LP nie był odczytywany. Po reinicjacji licznika głównego LG z rejestru 5 stanu bieżącego licznika głównego RG odczytano wartość 5494. Odczytana wartość została przesłana poprzez interfejs komunikacyjny I do komputera nadrzędnego KN. Jednocześnie z licznika pomocniczego LP odczytano wartość 21837. Odczytana wartość została przesłana poprzez interfejs komunikacyjny I do komputera nadrzędnego KN. Do komputera nadrzędnego KN zostały dostarczone kompletne informacje o czasie reinicjacji licznika głównego LG. Jest on obliczany jako iloczyn różnicy 10 pomiędzy odczytami stanu bieżącego licznika pomocniczego LP przed i po reinicjacji licznika głównego LG. Licznik T2 jest 16bitowy, stan kolejny jest mniejszy od poprzedniego, nastąpiło przepełnienie licznika, stąd różnica wynosi 43956. Okres sygnału fclk2 jest odwrotnością częstotliwości tego sygnału. W wyniku obliczenia $43956/108 \text{ MHz}$ uzyskuje się czas reinicjacji licznika o wartości 0,407 ms.

Cykl przełączania stopnia podziału częstotliwości głównego sygnału zegarowego może być 15 powtarzany dowolną liczbę razy bez utraty informacji o położeniu na osi czasu następujących po nim kolejnych zmierzonych wartości.

RZECZNIK PATENTOWY

Maciej Nowicki
mgr inż. Maciej Nowicki
Nr wp. 3476

Wykaz oznaczeń:

Tx - przebieg o zmiennym okresie

fclk1 - główny sygnał zegarowy

fclk2 - pomocniczy sygnał zegarowy

WZG - główny układ wykrywania zbocza

WZP - pomocniczy układ wykrywania zbocza

K - linia konfiguracyjna

mP - system mikroprocesorowy

RG - rejestr stanu bieżącego licznika głównego

LG - licznik główny

RP - rejestr stanu bieżącego licznika pomocniczego

LP - licznik pomocniczy

f/N - przetwornik częstotliwość-kod

I - interfejs komunikacyjny

KN - komputer nadrzędny