

POLSKA  
RZECZPOSPOLITA  
LUDOWA



URZĄD  
PATENTOWY  
PRL

O P I S P A T E N T O W Y  
PATENTU TYMCZASOWEGO

75 203

Patent tymczasowy dodatkowy  
do patentu \_\_\_\_\_

Kl. 21a<sup>4</sup>, 35/18


Zgłoszono: 20.03.1972 (P. 154163)

Pierwszeństwo: \_\_\_\_\_

MKP: G05f 5/00

Zgłoszenie ogłoszono: 31.05.1973

Opis patentowy opublikowano: 10.02.1975



Twórca wynalazku: Janusz Sosnowski

Uprawniony z patentu tymczasowego: Politechnika Warszawska, Warszawa (Polska)

**Wtórnik symetryczny z programowanym ograniczeniem prądu wyjściowego**

Przedmiotem wynalazku jest wtórnik symetryczny z ograniczeniem prądu wyjściowego, przeznaczony do współpracy ze wzmacniaczem napięciowym i mający zastosowanie jako układ separujący od obciążenia. Jest on szczególnie przydatny przy konstrukcji zasilaczy napięciowych z ograniczonym prądem wyjściowym.

Znane dotychczas rozwiązania wtórników symetrycznych z ograniczeniem prądu wyjściowego polegają na wykorzystaniu tranzystora pnp i tranzystora npn, których połączone emitery stanowią wyjście układu. Bazy tranzystorów połączone są z wejściem układu przez dzielniki oporowe kompensujące spadki napięć na złączach emiter-baza tranzystorów. Ograniczenie prądu programuje się przez umieszczenie oporników o odpowiednio dobranej oporności w obwodach kolektorów tranzystorów.

Wadą tych rozwiązań jest mała dokładność programowanego ograniczenia prądu wyjściowego oraz jego zależność od napięcia wejściowego.

Celem wynalazku jest opracowanie wtórника symetrycznego z programowanym ograniczeniem prądu wyjściowego nie posiadającego wad znanych rozwiązań.

Cel ten został osiągnięty przez opracowanie wtórника symetrycznego z programowanym ograniczeniem prądu wyjściowego, zawierającego znany układ wtórника emiterowego na tranzystorze pnp z prądowym zasilaniem emitera oraz znany układ wtórника emiterowego na tranzystorze npn z prądowym zasilaniem emitera. Wejścia obu wtórników są połączone i stanowią wejście urządzenia. Emiter tranzystora pnp połączony jest z anodą diody, której katoda połączona jest z wyjściem urządzenia i anodą diody, której katoda połączona jest z emiterym tranzystora npn. Wydajność prądowa źródła zasilającego tranzystor pnp określa wartość maksymalnego prądu, jaki może wypływać z urządzenia. Wydajność prądowa źródła zasilającego tranzystor npn określa wartość maksymalnego prądu, jaki może wpływać do wyjścia urządzenia. Wydajności prądowe źródeł zasilających emitery tranzystorów pnp i npn są programowane niezależnie.

Zaletą wynalazku jest duża dokładność programowanego ograniczenia prądu wyjściowego w szerokim zakresie wartości, co wynika z zasady działania urządzenia. Wartość zaprogramowanego ograniczenia prądu nie zależy od napięcia wejściowego. Ponadto dzięki zastosowaniu dwu źródeł prądowych ograniczenie prądu wpływającego do wyjścia urządzenia jest programowane niezależnie od ograniczenia prądu wypływającego.

Przedmiotem wynalazku jest przedstawiony w przykładzie wykonania na rysunku, na którym przedstawiony jest schemat ideowy układu połączeń wtórnika.

Wejście układu WE połączone jest z bazą tranzystora pnp  $T_1$ , którego kolektor zasilany jest ze źródła napięcia ujemnego  $-E$  oraz z bazą tranzystora npn  $T_2$ , którego kolektor zasilany jest ze źródłem napięcia dodatniego  $+E$ . Emiter tranzystora pnp  $T_1$  połączony jest ze źródłem prądowym  $I_1$  i anodą diody  $D_1$ , której katoda połączona jest z wyjściem wtórnika WY i anodą diody  $D_2$ , której katoda połączona jest z emiterem tranzystora npn  $T_2$  i ze źródłem prądowym  $I_2$ .

Dołączając do wejścia WE urządzenia napięciowy sygnał wejściowy podaje się go jednocześnie na wejście wtórnika, zrealizowanego na tranzystorze pnp  $T_1$ , którego emiter zasilany jest ze źródła prądowego  $I_1$ , oraz na wejście wtórnika, zrealizowanego na tranzystorze npn  $T_2$ , którego emiter zasilany jest ze źródła prądowego  $I_2$ .

Jeżeli prąd wyjściowy wypływa z wyjścia urządzenia WY i jego wartość nie osiąga zaprogramowanej wartości wydajności prądowej źródła  $I_1$  lub, jeżeli prąd wyjściowy wpływa do wyjścia urządzenia WY i jego wartość nie osiąga zaprogramowanej wartości wydajności prądowej źródła  $I_2$ , to tranzystory  $T_1$ ,  $T_2$  oraz diody  $D_1$  i  $D_2$  przewodzą, a napięcie na wyjściu WY jest równe napięciu na wejściu WE z dokładnością do różnicy spadków napięć na przewodzącym złączu emiter-baza tranzystora i przewodzącej diodzie.

Jeżeli wypływający z wyjścia WY prąd wyjściowy osiągnie wartość równą wydajności prądowej źródła  $I_1$ , to złącze emiter-baza tranzystora  $T_1$  i dioda  $D_2$  nie przewodzą prądu. Prąd ze źródła  $I_1$  całkowicie wpływa do obciążenia przez diodę  $D_1$ , natomiast prąd źródła  $I_2$  płynie tylko w obwodzie emitera tranzystora  $T_2$ . Przy takim stanie urządzenia dalsze zmniejszanie oporności obciążenia nie ma wpływu na prąd wyjściowy, napięcie na wyjściu WY zmienia się natomiast tak, że złącze emiter-baza tranzystora  $T_1$  i dioda  $D_2$  są coraz bardziej zatykane.

Jeżeli wpływający do wyjścia WY prąd wyjściowy osiągnie wartość równą wydajności prądowej źródła  $I_2$ , to złącze emiter-baza tranzystora  $T_2$  i dioda  $D_1$  nie przewodzą prądu. Prąd wyjściowy całkowicie wpływa do źródła  $I_2$  przez diodę  $D_2$ , natomiast prąd źródła  $I_1$  płynie tylko w obwodzie emitera tranzystora  $T_1$ . Przy takim stanie urządzenia dalsze zmniejszanie oporności obciążenia nie ma wpływu na prąd wyjściowy, napięcie na wyjściu WY zmienia się natomiast tak, że złącze emiter-baza tranzystora  $T_2$  i dioda  $D_1$  są coraz bardziej zatykane.

Z powyższego wynika, że niezależnie od wartości i polaryzacji napięcia wejściowego wartość prądu wyjściowego jest ograniczona zaprogramowanymi wartościami wydajności prądowych źródeł  $I_1$  i  $I_2$ .

#### Zastrzeżenia patentowe

1. Wtórnik symetryczny z programowanym ograniczeniem prądu wyjściowego, zawierający wtórnik emiterowy na tranzystorze pnp z prądowym zasilaniem emitera oraz wtórnik emiterowy na tranzystorze npn z prądowym zasilaniem emitera, których połączone wejścia stanowią wejście urządzenia, **znamienny tym**, że emiter tranzystora pnp ( $T_1$ ) połączony jest z anodą diody ( $D_1$ ), której katoda połączona jest z wyjściem (WY) wtórnika i anodą diody ( $D_2$ ), której katoda połączona jest z emiterem tranzystora npn ( $T_2$ ).

2. Wtórnik według zastrz. 1, **znamienny tym**, że do zasilania emiterów tranzystorów wykorzystuje się źródła ( $I_1$ ) i ( $I_2$ ) prądowe o niezależnie programowanych wydajnościach prądowych.

